Intel Pentium III

Plusieurs unités de traitement mais au 5 instructions exécutées en même temps sur 5 ports :

o Port 0 : ALU, FPU, AGU MMX et SSE o Port 1 : ALU, SSE, MMX o Port 2 : AGU (load) o Port 3 : AGU (store) o Port 4 : Store Data Unit Pipeline entier : 12 à 17 étages, pipeline flottant : environ 25 étages Prédiction dynamique et exécution du traitement "dans le désordre" (out-of-order) 3 unités de décodage parallèles : 1 micro-programmée, 2 câblées. 5 pipelines de 10 étages Cache mémoire de niveau 1 (L1) : 32 Ko o 16 Ko pour les données o 16 Ko pour les instructions Contrôleur de cache L2 supportant jusqu’à 512 Ko à ½ de la vitesse CPU 9.5 millions de transistors